欢迎来到亿配芯城! | 免费注册
你的位置:Pango(紫光同创)FPGA/CPLD芯片全系列-亿配芯城 > 芯片资讯 > 半导体器件击穿分析及设计注意事项
半导体器件击穿分析及设计注意事项
发布日期:2024-07-25 06:44     点击次数:71

半导体器件的击穿机理主要有两种:ESD电击穿和热击穿。电击穿是指强电场导致器件的击穿,这个过程通常是可逆的,当电压消失,器件电学特性会恢复。热击穿(二次击穿)则与电流有关,当正向导通时,电流超过一定限值(图示绿色区域之外),器件会发生热烧毁。

半导体器件击穿分析及设计注意事项.png

MOSFET(金属氧化物半导体场效应晶体管)中,漏源击穿电压BVDS的产生机理有两种:一是漏PN结的雪崩击穿,二是漏源两区的穿通。雪崩击穿是在加反向电压时,随着反向电压增加,PN结耗尽区反向电场增加,当电子(或者空穴)与晶格发生碰撞时传递给晶格的能量高于禁带宽度能量(Eg),迫使被碰撞的价带电子跃迁到导带,从而产生一堆新的电子空穴对,这个过程叫做碰撞电离。当耗尽区电场增加到一定程度,碰撞电离激发出的新电子-空穴对, 亿配芯城 又可能继续产生新的载流子,这个过程将不断进行下去,称为雪崩倍增。如果由于雪崩倍增效应导致流出PN结的电流趋于无穷大,则发生了所谓的雪崩击穿。

在MOS集成电路中,当N沟道MOSFET处于截止状态时,衬底电压为负值,这将使得BVDS有明显的降低。实验表明,当衬底的电阻率大于一定值时(如1·cm),BVDS就不再与衬底材料的掺杂浓度有关,而主要由栅极电压的极性、大小和栅氧化层的厚度所决定。

在设计和应用半导体器件时,需要考虑到这些击穿机理以及相关的限制因素。例如,为了防止ESD电击穿,可以优化器件的结构设计或添加保护电路以限制电压。为了防止热击穿,可以选用更适应高电流密度的器件或使用更高效的散热方案。在应用MOSFET时,可以通过调整金属栅电极的设计、氧化层的厚度和衬底材料的电阻率等参数来优化BVDS的性能。

电子元器件商城.jpg