欢迎来到亿配芯城! | 免费注册
你的位置:Pango(紫光同创)FPGA/CPLD芯片全系列-亿配芯城 > 话题标签 > 芯砺

芯砺 相关话题

TOPIC

日前,台积电在美国举行的开放创新平台论坛上,与ARM公司共同发布了业界首款采用CoWoS封装并取得硅晶考证的7纳米芯粒(Chiplet)系统。不同于以往SoC芯片将不同内核整合到同一芯片上的作法,台积电此次发布的芯粒系统由两个7纳米工艺的小芯片组成,每个小芯片又包含了4个Cortex- A72处置器,两颗小芯片间经过CoWoS中介层整合互连。 随着半导体技术不时开展,制造工艺曾经到达7nm,依托减少线宽的方法曾经无法同时满足性能、功耗、面积以及信号传输速度等多方面的请求。在此状况下,越来越多的
前言:核心粒子逐渐成为半导体行业的热门词汇之一。它被认为是延缓摩尔定律失效、减缓加工时间、支持半导体工业持续发展的有效方案。摩尔定律的演变即使你不是一名信息技术从业者,你也可能听说过著名的摩尔定律:1965年,英特尔创始人戈登摩尔提出,集成电路的集成水平将在长达十年的时间里每两年翻一番,然后周期将缩短到18个月。当时,摩尔先生只将摩尔定律的应用时间限制在十年,但事实上,处理器技术的发展是惊人的。到目前为止,这个在当时受到无数人质疑的奇妙定律仍然有效,工艺技术基本上每两年就进入一个新的阶段。 然
8 月 10 日消息,UCIe 是一种开放了汽车芯片的小芯片/芯粒互连1.1协议,UCIe 联盟由 AMD、Arm、ASE、Google Cloud、英特尔、Meta、微软、高通、三星和台积电十家公司于 2022 年 3 月建立。该联盟成立的目的旨在推动 Chiplet 接口规范的标准化,目前成员已超 100 家。 日前,UCIe 联盟正式发布了 UCIe 1.1 规范,主要是扩展可靠性机制,提供功能改进,针对汽车领域增强功能。此外,UCIe 联盟成立了一个新的汽车芯片工作组,以满足汽车行业对
芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵活的互连解决方案。 CL-Link芯片作为人工智能时代片间互连的最优路径,展现了出色的性能。它完美地实现了高带宽、低延迟、低成本、高可靠性和高安全性,使其在智能汽车、人形机器人、高性能边缘计算和服务器等多个领域具有广泛应用前景。 芯砺智能的CL-Link芯片不仅突破了传
  • 共 1 页/4 条记录