国产FPGA厂商西安智多晶微电子E轮融资获得上汽入股
2023-12-269月份，西安智多晶微电子有限公司再传好消息，智多晶微电子完成了数亿人民币的E轮融资，此次智多晶微电子的E轮融资由尚颀资本（上汽集团金融平台上汽金控旗下私募股权投资机构）在管基金、上汽金控旗下上汽创永基金联合领投，上海联创、唐兴科创等共同投资，募集的资金智多晶微电子将主要用于先进制程14nm/7nm高端FPGA产品的生产、研发以及引进人才、市场开拓等。 据天眼查App更新的数据显示，西安智多晶微电子有限公司已经发生工商变更，股东新增上汽旗下嘉兴上汽创永股权投资合伙企业（有限合伙）、西安唐兴科创投
基于FPGA的USB接口控制器设计（VHDL）
2023-12-26今天给大侠带来基于 FPGA 的 USB 接口控制器设计（VHDL），由于篇幅较长，分三篇。今天带来第三篇，下篇，FPGA 固件开发、USB驱动和软件开发。话不多说，上货。 导读 2019年9月4日，USB-IF终于正式公布USB 4规范。它引入了Intel此前捐献给USB推广组织的Thunderbolt雷电协议规范，双链路运行(Two-lane)，传输带宽因此提升，与雷电3持平，都是40Gbps。需要注意的是，你想要体验最高传输速度，就必须使用经过认证的全新数据线。USB4保留了良好的兼
基于FPGA的USB接口控制器设计（VHDL）
2023-12-26今天给大侠带来基于 FPGA 的 USB 接口控制器设计（VHDL），由于篇幅较长，分三篇。今天带来第三篇，下篇，FPGA 固件开发、USB驱动和软件开发。话不多说，上货。 导读 2019年9月4日，USB-IF终于正式公布USB 4规范。它引入了Intel此前捐献给USB推广组织的Thunderbolt雷电协议规范，双链路运行(Two-lane)，传输带宽因此提升，与雷电3持平，都是40Gbps。需要注意的是，你想要体验最高传输速度，就必须使用经过认证的全新数据线。USB4保留了良好的兼
FPGA器件几个比较常用的配置配置约束
2023-12-26所谓配置约束，主要针对的是将工程所产生的二进制文件加载到FPGA器件相关的一些配置设置。 Xilinx Vivado工具的配置约束隐藏得比较深，如图1所示，在进入配置页面前，首先需要点击PROGRAM AND DEBUG->Generate Bitstream执行工程的全编译，然后点击IMPLEMENTATION->OpenImplemented Design进入实现页面。 图1Generate Bitstream菜单 接着如图2所示，在PROGRAMAND DEBUG上单击右键，在弹出的右键
FPGA器件几个比较常用的配置配置约束
2023-12-26所谓配置约束，主要针对的是将工程所产生的二进制文件加载到FPGA器件相关的一些配置设置。 Xilinx Vivado工具的配置约束隐藏得比较深，如图1所示，在进入配置页面前，首先需要点击PROGRAM AND DEBUG->Generate Bitstream执行工程的全编译，然后点击IMPLEMENTATION->OpenImplemented Design进入实现页面。 图1Generate Bitstream菜单 接着如图2所示，在PROGRAMAND DEBUG上单击右键，在弹出的右键
基于FPGA的UART控制器设计
2023-12-26导读 串口的出现是在1980年前后，数据传输率是115kbps～230kbps。串口出现的初期是为了实现连接计算机外设的目的，初期串口一般用来连接鼠标和外置Modem以及老式摄像头和写字板等设备。串口也可以应用于两台计算机（或设备）之间的互联及数据传输。由于串口（COM）不支持热插拔及传输速率较低，部分新主板和大部分便携电脑已开始取消该接口。串口多用于工控和测量设备以及部分通信设备中。 串口是串行接口的简称，也称串行通信接口或串行通讯接口（通常指COM接口），是采用串行通信方式的扩展接口。串行
基于FPGA的UART控制器设计
2023-12-26导读 串口的出现是在1980年前后，数据传输率是115kbps～230kbps。串口出现的初期是为了实现连接计算机外设的目的，初期串口一般用来连接鼠标和外置Modem以及老式摄像头和写字板等设备。串口也可以应用于两台计算机（或设备）之间的互联及数据传输。由于串口（COM）不支持热插拔及传输速率较低，部分新主板和大部分便携电脑已开始取消该接口。串口多用于工控和测量设备以及部分通信设备中。 串口是串行接口的简称，也称串行通信接口或串行通讯接口（通常指COM接口），是采用串行通信方式的扩展接口。串行
在SaberRD中进行FPGA的系统仿真
2023-12-26前言 在自动化领域，FPGA（现场可编程门阵列）的作用越来越重要。这些设备构成控制单元的大脑，控制单元包含控制系统各种功能的逻辑。 从环境中收集信息的不同传感器信号被传递到FPGA，并驱动必要的控制输出。随着系统复杂性的增加，迫切需要对各种输入和输出条件下的电路行为有一个全面了解。 SaberRD是一款综合仿真软件，可以虚拟设计和验证任何与电气系统有关的东西。健壮的仿真引擎为模拟和混合信号系统提供了可靠的资源。该仿真器支持VHDL-AMS，它是IEEE标准VHDL语言的扩展，主要用于FPGA和
什么是帧缓存？在FPGA上关于DDR的帧缓存介绍
2023-12-26什么是帧缓存（frmbuf） 在视频处理系统中，将输入的图像以帧为单位储存到存储器（DDR）中，再根据输出时序需求，读取图像并输出，达到帧率变换、暂停显示的目的。 在大部分应用中，视频输入输出的数量通常都不止一组，也就是需要多个帧缓存进行视频的存储； 如果一个系统中存在多路视频输入，而只有一路视频输出，那么通常在帧缓存后还要将多路视频叠加在一起才可以进行输出； 常用的帧缓存设计 在常规的视频处理平台中，为了实现多路视频的任意叠加，会将输入到系统中的所有视频都缓存到DDR中，进行叠加时，将所有图
关于FPGA的30几道问题解答
2023-12-26【问题1】如何知道ddr3里不空，可以读取了？ 答：DR3和RAM一样，是一个存储器件，它的每个内部单元都存储了当前的数据状态值。 但DDR3和RAM本身，是没有“空”、“存有数据”，“数据满”等概念的。只要给地址，它就会把当前地址的数据给到总线上，而且这个地址可以读很多次。 在设计的时候，是由设计师用自己写逻辑来判断DDR3是否为空。 【问题2】SPI多字节发送是多个字节连在一起发还是分成单字节来进行发送？ 答：每款芯片的数据手册，都会有时序图的介绍，需要按照芯片数据手册的要求进行通信。每款